英特尔负责技术战略的主管加吉尼公布了在垂直堆叠芯片研究方面的最新进展，这种方法能够缩短信号在多内核芯片中的传输距离。

与英特尔在芯片设计方面的大多数研究一样，英特尔也没有将这一研究作为解决延长摩尔定律寿命的“百宝丹”，但它将这一研究看作是未来芯片封装技术的一种选择。

本周，英特尔首次披露了其四内核芯片的一些详细资料。Tigerton、Cloverton 、Kentsfield都是四内核芯片，但它们是由在一个多芯片封装中的二个双内核芯片组成的。

与四个集成的内核相比，这一技术使英特尔能够更迅速地在市场上推出产品，但由于多芯片封装意味着信号在内核之间传输时需要更长的时间，因此会影响性能。

英特尔的一名技术分析师罗布说，未来，英特尔能够将多芯片封装缩小一半，将二个内核直接相连。这一领域还需要大量的研究工作，英特尔已经取得了某些进展。

英特尔还在进行在处理器芯片上堆叠内存芯片的研究。Hermon和Manitoba手机芯片都采用了这种技术。

加吉尼还强调说，在转向0.065 微米工艺的同时，英特尔的0.045 微米工艺正在按计划进行开发。

到今年第三季度，英特尔的0.065 微米工艺芯片的销售量将超过0.09微米工艺芯片。英特尔将在明年年底推出0.045 微米工艺芯片